用于功能安全监控的双线SPI通信系统及方法与流程

用于功能安全监控的双线spi通信系统及方法

技术领域

1.本发明涉及的是一种通信领域的技术，具体是一种用于功能安全监控的双线spi通信系统及方法。

背景技术：

2.车用电机控制器结构复杂，但能够归结为两个部分：控制器和驱动器，二者之间存在高压隔离。为实现功能安全规范所要求的保护和监控，在发生故障后，一方面驱动器执行保护动作，使其快速进入安全状态；另一方面需要控制器反馈必要信息。现有技术采用cpld/fpga作为驱动器端的控制核心，且与控制器端的mcu的通信多用spi实现，spi通信使用4根或3根信号线，存在硬件布线量大的问题，且控制器和驱动器之间的隔离器采用双向传输结构，导致选型困难、成本高昂。

技术实现要素：

3.本发明针对现有技术存在的上述不足，提出一种用于功能安全监控的双线spi通信系统及方法，以控制器端的mcu作为spi从设备、驱动器端cpld/fpga作为主设备，采用两根信号线：clk、mtsr实现通信交互。

4.本发明是通过以下技术方案实现的：

5.本发明涉及一种用于功能安全监控的双线spi通信系统，包括：通过clk信号线和mtsr信号线连接的主模式spi控制器、高压隔离芯片、电平转换电路和从模式spi控制器，以及dma控制器、ram缓冲区、crc控制器、中断控制器和定时器，其中：dma控制器、ram缓冲区和crc控制器依次与从模式spi控制器连接，从模式spi控制器接收mtsr引脚期望数据位后产生rx dma请求并传递至dma控制器，dma控制器将rx dma请求传输至ram缓冲区，crc控制器计算ram缓冲区中的crc值并与期望值比较，中断控制器分别与从模式spi控制器和dma控制器连接以处理spi err中断和dma中断，定时器与从模式spi控制器的cs引脚连接以根据定时值使引脚输出特定宽度的脉冲，利用该脉冲控制从模式spi控制器关停时长。

6.所述的dma中断的处理方式是：判断循环计数器检测的数值，当其为非期望值时，则发送顺序故障标识位置；当其为期望值时，则利用crc控制器校验并从其结果寄存器中读取crc值进行比较，当比较结果为正确则对数据拆解并保存至全局变量；当比较结果为错误则标识crc故障位置。

7.所述的spi err中断的处理方式是：当判断故障为波特率故障，则计数器加1；当计数器的数值超过门限，则设置定时器的计时值使cs引脚无效化较长时间后再有效；当计数器的数值未超过门限，则设置定时器的计时值使cs引脚无效化较短时间后再有效；最后将从模式spi控制器的内部状态机复位。

8.本发明涉及一种基于上述系统的用于功能安全监控的双线spi通信方法，主模式spi控制器通过clk信号线和mtsr将数据帧发送。由于主、从spi控制器不一定同时开始工作，初始阶段数据的接收和发送存在时间差。如果从模式spi控制器在主模式spi控制器先

发送数据帧中的几个数据位后才开始接收数据，当该数据帧发送完成，从模式spi控制器会产生波特率故障并进入spi err中断。在spi err中断处理中，设置定时器的计数值使cs引脚拉高以令从模式spi控制器在该段时间内停止工作并复位内部状态机，从而正确接收后续数据，实现主、从spi同步通信。技术效果

9.与现有技术相比，本发明采用两根spi通信线不仅能够减少硬件布线量，简化隔离器选型以降低成本，还能实现数据同步、监测通信故障、完成数据拆解，有效满足功能安全标准所要求的控制器对驱动器的状态监控。

附图说明

10.图1为本发明的示意图；

11.图2为dma中断和spi err中断的处理过程示意图；

12.图3为数据帧格式图；

13.图4为spi时序图；

14.图5为数据帧的发送方式示意图；

15.图6为从模式spi控制器检测到波特率故障后产生的波形图；

16.图7为从模式spi控制器正确接收数据时的波形图；

17.图中：从模式spi控制器101、dma控制器102、ram缓冲区103、crc控制器104、中断控制器105、定时器106、电平转换电路107、高压隔离芯片108、主模式spi控制器109。

具体实施方式

18.本实施例涉及一种用于功能安全监控的32位双线spi通信系统，如图1所示，具体包括：通过clk信号线和mtsr信号线连接的主模式spi控制器109、高压隔离芯片108、电平转换电路107和从模式spi控制器101，以及dma控制器102、ram缓冲区103、crc控制器104、中断控制器105和定时器106，其中：dma控制器102、ram缓冲区103和crc控制器104依次与从模式spi控制器101连接，从模式spi控制器101接收mtsr引脚至32位数据后产生rx dma请求并传递至dma控制器102，dma控制器102将rx dma请求传输至ram缓冲区103，crc控制器104计算ram缓冲区103中的crc值并与期望值比较，中断控制器105分别与从模式spi控制器101和dma控制器102连接以处理spi err中断和dma中断，定时器106与从模式spi控制器101的cs引脚连接，当cs引脚为低电平时，从模式spi控制器101工作。

19.所述的从模式spi控制器101的配置包括：时钟频率为500khz；数据接收边沿为下降沿；使能波特率故障检测功能；使能rx dma功能；使能spi err中断。

20.所述的dma控制器102的配置包括：数据源地址为从模式spi控制器101的移位寄存器地址；数据目标地址为ram缓冲区103首地址；数据宽度为32位；dma触发后的数据传输次数为一次，即当从模式spi控制器101每收完32位数据，就执行一次数据传输。

21.所述的crc控制器104为sae j1850crc8，其异域值为oxff。

22.所述的电平转换电路107用于主模式spi控制器109和从模式spi控制器101之间的信号匹配，其电平转换芯片采用单向传输芯片。

23.所述的高压隔离芯片108实现主模式spi控制器109和从模式spi控制器101之间的

高低压电气隔离，其为单向传输芯片。

24.所述的ram缓冲区103具有字节对齐特性。

25.如图2所示，所述的dma中断处理的具体方式是：判断循环计数器检测的数值，当其为非期望值时，说明传输时存在帧丢失，则发送顺序故障标识位置并退出；当其为期望值，则利用crc控制器104校验，具体是将数据帧填入crc控制器104的输入寄存器，从crc控制器104的结果寄存器中读取crc值并进行比较，当比较结果为正确则对数据拆解并保存至全局变量；当比较结果为错误则标识crc故障位置。

26.所述的spi err中断处理的具体方式是：当判断故障非波特率故障，则转入其他故障处理流程；当判断故障为波特率故障，则计数器加1；当计数器的数值未超过门限，则将定时器106的计时值设为1.6us；当计数器的数值超过门限，则将定时器106的计时值设为1ms，将从模式spi控制器101的cs引脚拉高使其停止工作一段时间后再恢复；最后将从模式spi控制器101的内部状态机和缓冲区复位。

27.如图3所示，所述的主模式spi控制器109的信息数据结构为：循环计数器占据高四位，之后的十二位为实际数据位，最后八位为前十六位的crc。

28.所述的从模式spi控制器101的时钟信号沿与数据之间的关系如图4所示，从模式spi控制器101在时钟信号的下降沿读取数据。

29.所述的数据帧的发送方式如图5所示，其中：数据帧的高四位为循环计数器通信系统安全，一方面用于数据流监控，每发一个数据帧，计数值增加1；另一方面，用于数据信息的识别，每一个计数值代表对应的物理量。

30.所述的数据帧之间存在100us间隔以完成dma中断处理或spi err中断处理。

31.如图6和图7所示，为spi信号波形，其中：ch1为时钟clk波形；ch2为数据mtsr波形；ch3为gpio口波形，进入dma中断处理时该引脚拉高，退出时该引脚拉低；ch4为从模式spi控制器101的片选波形，受定时器106输出引脚控制。

32.如图6所示，从模式spi控制器101检测到波特率故障后的波形。主模式spi控制器109发送数据，延迟几个时钟后，从模式spi控制器101开始工作并接收数据，这种情况产生波特率故障。

33.所述的spi err中断处理设置了定时器106的计数值，使cs引脚拉高1.6us，从模式spi控制器101在该段时间内停止工作，并复位内部状态机，进而接收后面的数据以达到主模式spi控制器109和从模式spi控制器101同步。

34.如图7所示，从模式spi控制器101接收数据的波形，ch3的脉冲信号说明从模式spi控制器101接收完数据后产生的rx dma请求，并在dma中断处理中执行故障检测及数据拆解。

35.上述具体实施可由本领域技术人员在不背离本发明原理和宗旨的前提下以不同的方式对其进行局部调整，本发明的保护范围以权利要求书为准且不由上述具体实施所限，在其范围内的各个实现方案均受本发明之约束。

（编辑：源码门户网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!